音频编解码芯片接口的FPGA应用

澳门新葡亰 2020-05-02 阅读:23

音频编解码芯片接口的FPGA应用

音频编解码芯片接口的FPGA应用

时间:

2018-10-16

关键词:

芯片

编码和解码

声音的

连接

[简介]

1概述

WM873l是一款功能强大的低功耗立体声24位音频编解码器芯片。其高性能耳机驱动器、低功耗设计、可控采样频率和可选滤波器使WM8731芯片广泛应用于便携式MP3、光盘和PDA。结构框图如图1所示。

WM8731包括2个线路输入和1个麦克风输入,可以调节音量。内置片内模数转换器(模数转换器)和可选的高通数字滤波器;具有高质量过采样率结构的数模转换器;线路输出和耳机输出;内置晶体振荡器、可配置数字音频接口、2线或3线可选微处理器控制接口等。控制器可以通过控制接口配置WM8731,然后通过数字音频接口读写数据音频信号。本文设计了一种基于FPGA的驱动模块,将WM8731控制接口和数字音频接口转换为控制器的通用总线接口,使控制器能够像读写外部寄存器一样控制WM8731芯片。

2 WM8731芯片接口时序介绍

控制接口时序

WM8731的控制接口有4个引脚,分别是:MODE(控制接口选择线)、CSB(芯片选择或地址选择线)、SDIN(数据输入线)和SCLK(时钟输入线)。它有双线和三线模式。两条线是微处理器接口,三条线是串行接口兼容接口。控制接口的配置选择可以通过设置模式引脚的状态来完成。模式为0时为双线模式,模式为1时为三线模式。在本文中,WM8731被控制在双线模式。时序图如图2所示。

数字音频接口时序

WM8731的数字音频接口有五个引脚,即BCLK(数字音频位时钟)、数模转换器(数模转换器数字音频数据输入)、数模转换器(数模转换器采样左/右声道信号)、模数转换器-数模转换器(模数转换器数字音频信号输出)和模数转换器(模数转换器采样左/右声道信号)。

数字音频接口可以在主模式和从模式下工作。地址为0000111的寄存器的位6设置数据的主/从模式:“1”是主模式,“0”是从模式。ADCDAT、/DACDAI和ADCLRC/DACLRC与位时钟BCIK同步,并在每个BCLK的下降沿发送一次。BCLK和ADCLRC/DACLRC是主模式下的输出信号,是从模式下的输入信号。数模转换器始终是输入信号,模数转换器始终是输出信号。

数字输出支持4种音频数据模式:右对齐、左对齐、I2S和数字信号处理模式。通过不同的寄存器配置,可以设置要传输的数据格式。寄存器配置值如下:

寄存器地址0000111的1 ~ 0位设置音频格式:“11”是DSF格式,“10”是I2S格式,“01”是左对齐格式,“00”是右对齐格式。

3 ~ 2位设置字长:“11”为32位,“10”为24位,“01”为20位,“00”为16位。

这四种音频格式都是MSB优先,16 ~ 32位。但是,32位数据不支持右对齐模式。

本文采用主模式的左对齐数据格式。当如图3所示发送左对齐数据格式时,MSB在BCLK的第一个上升沿有效,然后是ADCLRC或DACLRC发送。

3 WM8731芯片驱动的FPGA设计。

驾驶员的总体设计

本文设计的驱动程序框图如图4所示。双端口随机存取存储器和驱动器一起连接到控制器的数据总线和地址总线。控制器只需提供少量控制线就可以完成音频编解码芯片wM8731的控制和数据交换功能。

驱动器的内部结构框图如图5所示。控制部分提供驱动器和控制器之间的接口(包括数据总线信号、地址总线信号和控制信号),并同时产生控制字转换单元和数字音频接口单元的控制信号。内部寄存器缓存控制字和状态字;控制字转换单元负责向WM8731串行发送控制字,同时验证传输信号。数据音频接口单元完成WM8731与外部双端口RAM的串并转换,实现数字音频信号的发送和接收功能。

驱逐

表1状态寄存器中控制字的对应定义

控制字转换单元

当启动控制位置“1”被设置时,控制字寄存器中的数据被串行发送到WM8731,当传输中出现错误时,状态寄存器中的确认位置被设置为1。如图6所示。

数字音频接口单元

当读入的数字音频标志位C1为“1”时,从WM873l芯片传输的数字音频数据被接收并存储在外部双端口随机存取存储器中,当输出的数字音频数据标志位C2为“1”时,双端口随机存取存储器中的音频数据被发送到wM8731。如图7所示。

系统模拟

下面是控制器通过驱动模块向WM8731写入控制字的时序仿真,如图8所示。图中每个引脚的定义如表2所示。

4结论

利用FPGA设计音频编解码芯片WM8731的接口电路,实现了控制接口和数字音频接口的统一控制,简化了音频编解码芯片WM8731的使用步骤,具有扩展性好、使用简便、易于升级等优点,对其他芯片的接口设计具有一定的参考意义。

发表评论:

二维码